プロセッサとメモリの動作速度の差による，ロード命令がキャッシュ・ミスした際の長いレイテンシが性能低下の一因となっている．その対策の一つとして，命令を本来の実行タイミングより早く先行実行することにより，データをあらかじめキャッシュに読み込む手法がある．物理レジスタ2段階解放方式は，物理レジスタを本来のタイミングより早く仮に解放し，後続命令に割り当てることにより，先行実行を可能にする．
しかし，先行実行は実行命令数の増加により消費電力を増加させる．これに対し，先行実行対象を，頻繁にキャッシュ・ミスを起こす命令と，それが依存する命令のみに絞ることにより，消費電力を削減する手法が提案された．しかしこの手法は，2段階解放は停止しないため，そのための機構の電力は変わらない．
本研究では，先行実行しない期間に2段階解放を停止することにより，消費電力の削減を図る．先行実行対象命令列の先頭から終端までの期間だけ2段階解放した場合，先行実行の前に物理レジスタが解放され先行実行が行われず，性能が大幅に低下する．この為，ループの利用などにより，先行実行対象命令よりも早く2段階解放を開始する手法を検討している．